PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-175394

(43) Date of publication of application: 02.07.1999

(51)Int.CI.

G06F 12/00

(21)Application number: 09-341142

(71)Applicant: NEC CORP

(22) Date of filing:

11.12.1997


(72)Inventor: SHIMADA SACHIKO

(54) INFORMATION PROCESSOR AND MULTI-PORT REGISTER FILE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the area of a multi-port register file used for data exchange between plural function units.

SOLUTION: This multi-port register file 14 is provided with two memory cell blocks 18 and 19. The memory cell block 18 is provided with registers R1-R3 which are respectively connected to a rear-out port 31 connected to a function unit A15, a read-out port 32 connected to a function unit B16 and a write port 35 connected to the function unit A15. The memory cell block 19 is provided with registers R4-R6 which are respectively connected to a read- out port 33 connected to the function unit A15, a read-out port 34 connected to the function unit B16 and a write port 36 connected to the function unit B16.



LEGAL STATUS

[Date of request for examination]

11.12.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3341662 [Date of registration] 23.08.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-175394

(43)公開日 平成11年(1999)7月2日

(51) Int.Cl.6

G06F 12/00

識別記号

570

FΙ

G06F 12/00

570C

審査請求 有 請求項の数5 OL (全 13 頁)

(21)出願番号

特願平9-341142

(22)出願日

平成9年(1997)12月11日

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 嶋田 幸子

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 古滯 聡 (外1名)

(54) 【発明の名称】 情報処理装置及び多ポートレジスタファイル

(57)【要約】

【課題】 複数の機能ユニット間でのデータ交換に用い る多ポートレジスタファイルの面積を小さくする。

【解決手段】 多ポートレジスタファイル14は、2つ のメモリセルブロック18、19を有する。メモリセル ブロック18は、レジスタR1~R3を有し、レジスタ R1~R3は、それぞれ機能ユニットA15に接続され ている読み出しポート31と、機能ユニットB16に接 続されている読み出しポート32と、機能ユニットA1 5に接続されている書き込みポート35とに接続されて いる。メモリセルブロック19は、レジスタR4~R6 を有し、レジスタR4~R6は、それぞれ機能ユニット A15に接続されている読み出しポート33と、機能ユ ニットB16に接続されている読み出しポート34と、 機能ユニットB16に接続されている書き込みポート3 6とに接続されている。



【特許請求の範囲】

【請求項1】同時に複数の命令をデコードすることが可 能なデコーダと、

前記デコーダで同時にデコードされた複数の命令をそれ ぞれで同時に実行することが可能な複数の機能ユニット Ł.

それぞれ少なくとも1つのメモリセルから構成される複 数のメモリセルブロックを有し、前記メモリセルに書き 込まれたデータを前記複数の機能ユニットのそれぞれに モリセルブロック毎に前記複数の機能ユニットのそれぞ れに対応して設けられ、前記メモリセルにデータを書き 込むための複数の書き込みポートが前記メモリセルブロ ック毎に前記複数の機能ユニットの一部に対応して設け られている多ポートレジスタファイルと、を備えること を特徴とする情報処理装置。

【請求項2】前記複数の機能ユニットはそれぞれ、該機 能ユニットに対応して設けられている書き込みボートを 介して、前記複数のメモリブロックのうちの一部のメモ リブロック内のメモリセルにデータを書き込むことがで 20 ることによって、機能ユニット104からビット線11 きることを特徴とする請求項1に記載の情報処理装置。

【請求項3】前記複数の命令は、それぞれ前記複数のメ モリセルブロック内のどのメモリセルを使用し、前記複 数の機能ユニットのいずれで実行されるかがソフトウェ アによって決定されていることを特徴とする請求項1ま たは2 に記載の情報処理装置。

【請求項4】前記ソフトウェアによって決定された使用 されるべきメモリセルを命令の実行時に変更し、このメ モリセルブロックの変更に応じて前記ソフトウェアによ って決定された該命令を実行すべき機能ユニットを変更 30 する変更手段を備えることを特徴とする請求項3に記載 の情報処理装置。

【請求項5】複数の書き込みポートと読み出しポートと をもつメモリセルで構成される複数のメモリセルブロッ クからなる多ポートレジスタファイルにおいて、

前記メモリセルブロック内のすべてのメモリセルがすべ ての機能ユニットに接続する読み出しポートを持ち、

前記機能ユニットから書き込むことができるレジスタフ ァイル内の一部のメモリセルブロック内のすべてのメモ リセルが該機能ユニットに接続する書き込みポートを持 40 クティブにされ、これによりオンされたトランジスタ2 つことを特徴とする多ポートレジスタファイル。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数の機能ユニッ トを有する情報処理装置及びこのような情報処理装置で 用いられる多ポートレジスタファイルに関する。

[0002]

【従来の技術】近年、スーパスカラ技術などの並列処理 に処理によってマイクロプロセッサの高性能化が進んで いる。とのスーパスカラ技術が適用されている情報処理 50 ト208、209による並列処理を可能とするものであ

装置は、複数の機能ユニットによって複数命令を並列し て実行するものであり、該複数の機能ユニット間でのデ ータの転送のために多ポートレジスタファイルが使用さ れている。

【0003】図13は、従来のこのような情報処理装置 の第1の例を示す図である。この情報処理装置において は、デコーダ105がワード線106をアクティブにし てトランジスタ114をオンすることによって、多ポー トレジスタファイル101のメモリセル102内のデー 読み出すための複数の読み出しポートが、前記複数のメ 10 タがビット線110を介して機能ユニット103に読み 出される。また、デコーダ105がワード線107をア クティブにしてトランジスタ115をオンすることによ って、メモリセル102内のデータがビット線111を 介して機能ユニット104に読み出される。また、デコ ーダ105がワード線108をアクティブにしてトラン ジスタ116をオンすることによって、機能ユニット1 03からピット線112を介してメモリセル102にデ ータが書き込まれる。また、デコーダ105がワード線 109をアクティブにしてトランジスタ117をオンす 3を介してメモリセル102にデータが書き込まれる。 すなわち、この情報処理装置で使用されている多ポート レジスタファイル101は、読み出しポートと書き込み ポートを2つずつ保有するものとなる。

> 【0004】図14は、従来の情報処理装置の第2の例 を示す図である。この情報処理装置の多ポートレジスタ ファイル201内には複数のメモリセルブロック20 2、203が設けられ、ワード線216、219は、デ コーダ206、207によって同時にアクティブにな り、トランジスタ222、225をオンする。これによ り、機能ユニット208からビット線210、213を 介してメモリセル204、205の双方にデータが書き 込まれる。同様に、ワード線217、220は、デコー ダ206、207によって同時にアクティブになり、ト ランジスタ223、226をオンする。これにより、機 能ユニット209からビット線211、214を介して メモリセル204、205の双方にデータが書き込まれ る。一方、機能ユニット208がデータの読み出しを行 うときに、デコーダ206によってワード線218がア 24、ビット線212を介して機能ユニット208にメ モリセル204内のデータが読み出される。また、機能 ユニット209がデータの読み出しを行うときに、デコ ーダ207によってワード線221がアクティブにさ れ、これによりオンされたトランジスタ227、ビット 線215を介して機能ユニット209にメモリセル20 5内のデータが読み出される。すなわち、この多ポート レジスタファイル201は、読み出しポートを1つにし てもメモリセルを2つ設けることによって、機能ユニッ

る。

【0005】図15は、従来例の情報処理装置の第3の 例を示す図である。この情報処理装置では、整数演算用 レジスタファイル301と浮動小数点演算用レジスタフ ァイル302とが設けられている。整数演算用ユニット (IU) 303は、読み出しポート305、306を介 して整数演算用レジスタファイル301からデータを読 み出し、書き込みポート309を介して演算結果を整数 演算用レジスタファイル301に書き込むことができ る。また、浮動小数点演算用ユニット(FPU)302 は、読み出しポート307、308を介して浮動小数点 演算用レジスタファイル302からデータを読み出し、 書き込みポート310を介して演算結果を浮動小数点演 算用レジスタファイル302に書き込むことができる。 [0006]

【発明が解決しようとする課題】しかしながら、上記第 1の従来例では、多ポートレジスタファイル101に は、機能ユニット103、104の数と少なくとも同数 の読み出しポートと書き込みポートが必要となる。そし ぞれワード線106~109、ビット線110~113 及びトランジスタ114~117を設けなければならな い。とのため、多ポートレジスタファイル101の面積 が大きくなるという問題があった。

【0007】また、上記第2の従来例では、同一のデー タを書き込むために複数のメモリセル204、205 と、それぞれのメモリセルへの書き込みポート210、 211、213、214を設けなければならなかった。 このため、多ポートレジスタファイル201全体の面積 が大きくなると共に、消費電力が大きくなるという問題 があった。

【0008】また、上記第3の従来例では、浮動小数点 演算用ユニット304が整数演算用レジスタファイル3 01に格納されているデータを使用するためには、ま ず、データ線311を介して整数演算用レジスタファイ ル301から浮動小数点演算用レジスタファイル302 にデータを読み出さなければならないという問題があっ た。同様に、整数演算用ユニット303が浮動小数点演 算用レジスタファイル302に格納されているデータを 小数点演算用レジスタファイル302から整数演算用レ ジスタファイル301にデータを読み出さなければなら ないという問題があった。これらの問題点はレジスタフ ァイルのポート数を増大させるという欠点がある。

【0009】本発明は、上記従来例の問題点を解消する ためになされたものであり、複数の機能ユニット間での データ交換のために用いられる多ポートレジスタファイ ルの面積を小さくした情報処理装置、及びこのような多 ボートレジスタファイルを提供することを目的とする。 [0010]

【課題を解決するための手段】上記目的を達成するた め、本発明の第1の観点にかかる情報処理装置は、同時 に複数の命令をデコードすることが可能なデコーダと、 前記デコーダで同時にデコードされた複数の命令をそれ ぞれで同時に実行することが可能な複数の機能ユニット と、それぞれ少なくとも1つのメモリセルから構成され る複数のメモリセルブロックを有し、前記メモリセルに 書き込まれたデータを前記複数の機能ユニットのそれぞ れに読み出すための複数の読み出しポートが、前記複数 10 のメモリセルブロック毎に前記複数の機能ユニットのそ れぞれに対応して設けられ、前記メモリセルにデータを 書き込むための複数の書き込みポートが前記メモリセル ブロック毎に前記複数の機能ユニットの一部に対応して 設けられている多ポートレジスタファイルと、を備える ことを特徴とする。

【0011】すなわち、上記情報処理装置において、前 記複数の機能ユニットはそれぞれ、該機能ユニットに対 応して設けられている書き込みポートを介して、前記複 数のメモリブロックのうちの一部のメモリブロック内の て、読み出しポートと書き込みポートに対応して、それ 20 メモリセルにデータを書き込むことができるものとする ものである。

> 【0012】上記情報処理装置では、前記複数の機能ユ ニットのそれぞれがデータを書き込めるメモリセルブロ ックが制限されていても、読み出しは任意のメモリセル ブロックから行うことができるので、前記複数の機能ユ ニットが前記多ポートレジスタファイルのメモリセルブ ロックのすべてに接続されていなくても、前記複数の機 能ユニットによる並列処理が可能となる。このため、前 記多ポートレジスタファイルに設ける書き込みポートの 数を少なく抑えることができ、しかも多ポートレジスタ ファイル内に同一のデータを書き込むためのメモリセル を複数設ける必要がない。従って、前記多ポートレジス タファイル全体での面積を小さくすることができる。

> 【0013】上記情報処理装置において、前記複数の命 令は、それぞれ前記複数のメモリセルブロック内のどの メモリセルを使用し、前記複数の機能ユニットのいずれ で実行されるかがソフトウェアによって決定されている ものとしてもよい。

【0014】なお、このように上記複数の命令がそれぞ 使用するためには、まず、データ線311を介して浮動 40 れ前記複数のメモリセルブロック内のどのメモリセルを 使用し、前記複数の機能ユニットのいずれで実行される かを決定するソフトウェアは、例えば、コンパイラの機 能の一部として設けても、専用のソフトウェアによって

> 【0015】との場合、上記情報処理装置は、前記ソフ トウェアによって決定された使用されるべきメモリセル を命令の実行時に変更し、このメモリセルブロックの変 更に応じて前記ソフトウェアによって決定された該命令 を実行すべき機能ユニットを変更する変更手段をさらに 50 備えるものとすることができる。

5

【0016】上記目的を達成するため、本発明の第2の 観点にかかる多ポートレジスタファイルは、複数の書き 込みポートと読み出しポートとをもつメモリセルで構成 される複数のメモリセルブロックからなる多ポートレジ スタファイルにおいて、前記メモリセルブロック内のす べてのメモリセルがすべての機能ユニットに接続する読 み出しポートを持ち、前記機能ユニットから書き込むこ とができるレジスタファイル内の一部のメモリセルブロック内のすべてのメモリセルが該機能ユニットに接続する書き込みポートを持つことを特徴とする。

[0017]

【発明の実施の形態】以下、添付図面を参照して、本発明の実施の形態について説明する。

【0018】 [第1の実施の形態] 図1は、この実施の 形態にかかる情報処理装置の構成を示すブロック図であ る。図示するように、この情報処理装置は、命令キャッ シュ11と、プリフェッチバッファ12と、デコーダ1 3と、多ポートレジスタファイル14と、機能ユニット A15と、機能ユニットB16と、データキャッシュ1 7とから構成されている。

【0019】命令キャッシュ11は、命令を記憶するために用いられるキャッシュメモリである。命令キャッシュ11に記憶される命令は、コンパイラによってコンパイルされたアセンブラプログラムについての各命令である。各命令は、コンパイル時に、レジスタを指定するととにより演算結果が書き込まれるレジスタに書き込みボートが接続されている機能ユニットによって演算されるように決定される。なお、この命令は、後述するように、レジスタを3つ指定する。

【0020】プリフェッチバッファ12は、データ取り出し機構(図示せず)によって命令データ線21を介して命令キャッシュ11から取り出された命令が一時的に格納されるバッファである。データ取り出し機構は、命令キャッシュから複数の命令を同時に取り出すことができ、プリフェッチバッファ12は、これらの同時に取り出された複数の命令を格納する。

【0021】デコーダ13は、命令データ線22を介してプリフェッチバッファ12に格納されている命令列中の複数の命令を同時にデコードする。デコーダ13は、デコード結果に従って、信号線23、24を介して制御信号を多ポートレジスタファイル14のメモリセルブロック18、19に制御信号を送る。これにより、機能ユニットA15、機能ユニットB16からレジスタへのデータの読み書きが行われる。デコーダ13は、デコードした命令に対応して命令キャッシュ11に格納されている後述する機能ユニットの振り分け情報に従って、機能ユニットA15と機能ユニットB16のいずれかに指定されたレジスタを用いる命令コードが示す演算を実行させる

【0022】多ポートレジスタファイル14は、2つの 50

メモリセルブロック18、19を有する。メモリセルブロック18、19は、それぞれ1ワード分のビット数のメモリセルによって構成されるレジスタを3つずつ有する。メモリセルブロックの18の各レジスタは、機能ユニットA15に接続されている読み出しボート32と、機能ユニットA15に接続されている読み出しボート32と、機能ユニットA15に接続されている書き込みボート35とに接続されている。メモリセルブロック19の各レジスタは、機能ユニットA15に接続されている読み出しボート33と、機能ユニットB16に接続されている読み出しボート34と、機能ユニットB16に接続されている読み出しボート34と、機能ユニットB16に接続されている読み出しボート34と、機能ユニットB16に接続されている読み出しボート34と、機能ユニットB16に接続されているデータを書き込みボート36とに接続されている。また、多ボートメモリレジスタ内の各レジスタには、データ線27を介してデータキャッシュ17に格納されているデータを書き込むことが可能である。

【0023】機能ユニットA15及び機能ユニットB1 6は、それぞれ固定小数点演算装置或いは浮動小数点演 算装置などによって構成され、デコーダ13の制御結果 に従い、前述のように指定されたメモリセルブロック1 20 8、19内のレジスタを用いて、命令コードが示す演算 を実行する。すなわち、多ポートレジスタファイル14 のメモリセルブロック18、19内のレジスタから読み 出されたデータに対して、命令コードで示す処理を行 い、オペランド部で指定されたレジスタに処理結果のデ ータを書き込む。なお、この実施の形態においては、機 能ユニットA15と機能ユニットB15とは同一の機能 を持つものとし、並行処理が可能である。また、機能ユ ニットA15と機能ユニットB16とのいずれで演算を 実行するかは、後述するようにプログラムの変数に割り 30 当てられるレジスタに応じてコンパイル段階で決定さ れ、各命令と共に命令キャッシュ11に書き込まれてい

【0024】多ポートレジスタファイル14、機能ユニットA15及び機能ユニットB16の機能について、図2を参照してさらに詳しく説明する。図2に示すように、多ポートレジスタファイル14のメモリセルブロック18には、3つのレジスタR1~R3が含まれている。メモリセルブロック19には、3つのレジスタR4~R6が含まれている。

【0025】デコーダ13によってデコードされた命令が機能ユニットA15によって実行されるものであるときは、メモリセルブロック18中のレジスタR1~R3に格納されているデータは、読み出しポート31を介して機能ユニットA15に読み出される。メモリセルブロック19中のレジスタR4~R6に格納されているデータは、読み出しポート33を介して機能ユニットA15に読み出される。機能ユニットA15による演算結果は、書き込みポート35を介してメモリセルブロック18中のレジスタR1~R3に書き込まれる。

0 【0026】デコーダ13によってデコードされた命令

が機能ユニットB16によって実行されるものであると きは、メモリセルブロック19中のレジスタR4~R6 に格納されているデータは、読み出しポート32を介し て機能ユニットB16に読み出される。メモリセルブロ ック19中のレジスタR4~R6に格納されているデー タは、読み出しポート34を介して機能ユニットB16 に読み出される。機能ユニットB16による演算結果 は、書き込みポート36を介してメモリセルブロック1 9中のレジスタR4~R6に書き込まれる。

【0027】すなわち、機能ユニットA15及び機能ユ 10 ニットB16は、メモリセルブロック18、19のいず れに含まれているレジスタからもデータを読み出すこと ができる。一方、機能ユニットA15の演算結果は、メ モリセルブロック18に含まれているレジスタにのみ書 き込みが可能である。演算ユニットB16の演算結果 は、メモリセルブロック19に含まれているレジスタに のみ書き込みが可能である。

【0028】図1に戻り、データキャッシュ17は、命 令以外のデータを記憶するために用いられるキャッシュ メモリである。機能ユニットA 15或いは機能ユニット 20 B16が実行する命令がSTORE命令である場合に は、その演算結果は、機能ユニットデータキャッシュ1 7にも書き込まれる。との場合、主記憶装置(図示せ ず)への書き込みは、ライトスルー方式またはライトバ ック方式のいずれによってもよい。

【0029】以下、この実施の形態にかかる情報処理装 置の動作について、説明する。ここでは、この情報処理 装置は、数式1に示す処理を実行するものとする。

【数1】 * * c ← a + b $e \leftarrow c + d$

(5)

 $f \leftarrow c - d$

【0030】との実施の形態では、上記処理を実行する ためのソースプログラムをアセンブラプログラムにコン パイルするときに、コンパイラは、表1に示すように、 上記処理中の変数a~fに多ポートレジスタファイル1 4中のレジスタR1~R6を割り当てる。

【表1】

変数	割り当てられたレジスタ			
а	R 1			
b	R 4			
b c	R 3			
d	R 6			
е	R 5			
f	R 2			

【0031】また、上記コンパイラによってコンパイル されたアセンブラブログラムは、表2に示すようにな る。また、コンパイラによって、各命令ステップを処理 するための機能ユニットは、表2に示すように振り分け られる。 とれらは、命令キャッシュ11に格納される (但し、命令アドレスは16進の下2桁のみを示し、命 令は0x00番地から格納される)。

【表2】

命 令 アドレス		命令		注	积	機能ユニット
0 4	ADD	R1, R4, R3, R6, R3, R6,	R 5	R 5←R	3 + R 6	

【0032】なお、後述するように表2に示す命令の実 れぞれに割り当てられたレジスタR1、R4及びR6に 格納されているものとする。

【0033】プリフェッチバッファ12のデータ読み出 し機構は、命令データ線21を介して命令キャッシュ1 1に格納されている命令を順次読み出し、複数の命令を プリフェッチバッファ12に格納する。

【0034】次に、デコーダ13は、プリフェッチバッ ファ12に格納されている複数の命令と読み出し、デコ ードする。ここで、アドレス0×04からの命令はアド レスOxOOからの命令の実行結果を利用しているた

め、アドレス0 x 0 0 からの命令と同時に実行できない 行が開始されるときには、変数a、b及びdの値は、そ 40 が、アドレス0x08からの命令は、アドレス0x04 からの命令の結果を利用していないため、機能ユニット A15と機能ユニットBとの両方を用いて同時に実行す

> 【0035】以下、この情報処理装置における上記の表 2に示す命令列の実行について、図3~図5を参照し て、説明する。

【0036】まず、アドレス0x00からの命令は、機 能ユニットA15が実行する。機能ユニットA15は、 図3に示すように、読み出しポート31を介してレジス 50 タR 1のデータを読み出す。また、読み出しポート33

を介してレジスタR4のデータを読み出す。そして、レ ジスタR1のデータとレジスタR4のデータとを加算 し、その加算結果を書き込みポート35を介してレジス タR3に書き込む。

【0037】次に、機能ユニットB16によるアドレス 0x04からの命令の実行と、機能ユニットA15によ るアドレス0x08からの命令の実行とが、同時に行わ れる。機能ユニットB16は、図4に示すように、読み 出しポート32を介してレジスタR3のデータを読み出 す。また、読み出しポート34を介してレジスタR6の 10 データを読み出す。そして、レジスタR3のデータとレ ジスタR6のデータとを加算し、その加算結果を書き込 みポート36を介してレジスタR5に書き込む。

【0038】一方、機能ユニットA15は、図5に示す ように、読み出しポート31を介してレジスタR3のデ ータを読み出す。また、読み出しポート33を介してレ ジスタR6のデータを読み出す。そして、レジスタR3 のデータからレジスタR6のデータを減算し、その加算 結果を書き込みポート35を介してレジスタR2に書き 込む。すなわち、アドレス0 x 0 4 からの命令とアドレ 20 ス0×08からの命令とは、読み出しポート31~34 或いは書き込みポート35、36の競合が発生せず、同 時に実行することが可能となる。

【0039】以上説明したように、この実施の形態の情 報処理装置に設けられている多ポートレジスタメモリ 1 4では、メモリセルブロック18、19のそれぞれに対 応する書き込みポートを1つだけとすることができ、機 能ユニットに対応する数だけ設ける必要がない。また、 同一のデータを書き込むための複数のメモリセルを設け る必要がない。このため、多ポートレジスタファイル 1 30 4の全体の面積を小さくすることができる。

【0040】また、との実施の形態の情報処理装置で は、上記したように、読み出しポート31~34或いは 書き込みポート35、36の競合が発生することなく、 機能ユニットA 15と機能ユニットB 16との並列動作 が可能となる。

【0041】[第2の実施の形態] この実施の形態にか かる情報処理装置は、第1の実施の形態のもの(図1)* *とほぼ同一である。但し、この実施の形態においては、 機能ユニットA15が有する機能と機能ユニットB16 が有する機能とが異なり、機能ユニットA 15は "A D D"命令を、機能ユニットB16は"SUB"命令を実 行するものとする。各命令の演算を処理する機能ユニッ トは、コンパイル時に命令の種類によって決定される が、変数へのレジスタR1~R6の割り付けは、演算を 行った機能ユニットが結果を書き込むものによって決定 される。

【0042】以下、との実施の形態にかかる情報処理装 置の動作について、説明する。この実施の形態におい て、情報処理装置が処理する処理は、第1の実施の形態 のものと同じ、数式1に示すものとする。

【0043】この実施の形態では、上記処理を実行する ためのソースプログラムをアセンブラプログラムにコン パイルするときに、コンパイラは、表3に示すように、 上記処理中の変数a~fに多ポートレジスタファイル1 4中のレジスタR1~R6を割り当てる。

【表3】

変数	割り当てられたレジスタ			
a	R 1			
b	R 4			
c	R 3			
d	R 5			
e	R 2			
f	R 6			

【0044】また、上記コンパイラによってコンパイル されたアセンブラプログラムは、表4に示すようにな る。また、コンパイラによって、各命令ステップを処理 するための機能ユニットは、表4に示すように振り分け られる。 これらは、命令キャッシュ 11 に格納される (但し、命令アドレスは16進の下2桁のみを示し、命 令は0x00番地から格納される)。

【表4】

命 令 アドレス		命令	注 釈	機能ユニット
0 4	ADD	R1, R4, R3 R3, R5, R2 R3, R5, R6	R 2 ← R 3 + R 5	

【0045】なお、後述するように表4に示す命令の実 行が開始されるときには、変数a、b及びdの値は、そ れぞれに割り当てられたレジスタR1、R4及びR5に 50 11に格納された命令の取り出しからデコーダ13によ

格納されているものとする。

【0046】この実施の形態において、命令キャッシュ

る命令のデコードまでの動作は、第1の実施の形態の場 合と同一である。 ととで、アドレス0x04からの命令 はアドレス0×00からの命令の実行結果を利用してい るため、アドレス0x00からの命令と同時に実行でき ないが、アドレス0×08からの命令は、アドレス0× 04からの命令の結果を利用しておらず、しかも実行さ れる機能ユニットが異なるため、機能ユニットA15と 機能ユニットBとの両方を用いて同時に実行する。

【0047】以下、との情報処理装置における上記の表 2に示す命令列の実行について、図6~図8を参照し て、説明する。

【0048】まず、アドレス0x00からの命令は、機 能ユニットA15が実行する。機能ユニットA15は、 図6に示すように、読み出しポート31を介してレジス タR1のデータを読み出す。また、読み出しポート33 を介してレジスタR4のデータを読み出す。そして、レ ジスタR1のデータとレジスタR4のデータとを加算 し、その加算結果を書き込みポート35を介してレジス タR3に書き込む。

0x04からの命令の実行と、機能ユニットB16によ るアドレス0×08からの命令の実行とが、同時に行わ れる。機能ユニットA15は、図8に示すように、読み 出しポート31を介してレジスタR3のデータを読み出 す。また、読み出しポート33を介してレジスタR5の データを読み出す。そして、レジスタR3のデータとレ ジスタR5のデータとを加算し、その加算結果を書き込 みポート35を介してレジスタR2に書き込む。

【0050】一方、機能ユニットB16は、図5に示す ータを読み出す。また、読み出しポート34を介してレ ジスタR5のデータを読み出す。そして、レジスタR3 のデータからレジスタR5のデータを減算し、その減算 結果を書き込みボート36を介してレジスタR6に書き 込む。すなわち、アドレス0 x 0 4からの命令とアドレ ス0x08からの命令とは、読み出しポート31~34 或いは書き込みポート35、36の競合が発生せず、同 時に実行することが可能となる。

【0051】以上説明したように、この実施の形態の情 報処理装置では、機能ユニットA 15と機能ユニットB 40 16との機能が異なっても、読み出しポート31~34 或いは書き込みポート35、36の競合が発生すること なく、機能ユニットA15と機能ユニットB16との並 列動作が可能となる。とのため、例えば、整数演算と浮 動小数点演算を別々の機能ユニットを用いて行う場合 に、それぞれの機能ユニットに固有のレジスタファイル を設ける必要がない。

【0052】[第3の実施の形態]図9は、この実施の 形態にかかる情報処理装置の構成を示すブロック図であ

シュ11と、プリフェッチバッファ12と、デコーダ1 3と、リネーミング機構41と、多ポートレジスタファ イル42と、機能ユニットA15と、機能ユニットB1 6とから構成されている。

【0053】との情報処理装置において、命令キャッシ ュ11、プリフェッチバッファ12、デコーダ13、機 能ユニットA15及び機能ユニットB16の構成は、第 1の実施の形態のもの(図1)と同一である。また、多 ポートファイルレジスタ42及び多ポートレジスタファ 10 イル42内に含まれるメモリセルブロック43、44 は、コンパイルされたアセンブラプログラムでは、論理 レジスタとして指定され、各論理レジスタR1~R6が 後述するようにリネーミング機構41によって変換され た物理レジスタrl~r6としてアクセスされる以外 は、第1の実施の形態のものと同一である。

【0054】リネーミング機構41は、後述するように コンパイル時に各変数に割り当てられたレジスタを論理 レジスタR1~R6とし、各論理レジスタR1~R6に 対して、多ポートレジスタファイル42のメモリセルブ 【0049】次に、機能ユニットA15によるアドレス 20 ロック43、44内に設けられている物理レジスタr1 ~r6を割り当てる。ととで、物理レジスタr1~r3 は、メモリセルブロック43内に設けられており、物理 レジスタr4~r6は、メモリセルブロック44内に設 けられている。

> 【0055】以下、との実施の形態にかかる情報処理装 置の動作について、説明する。との実施の形態におい て、情報処理装置が処理する処理は、第1の実施の形態 のものと同じ、数式1に示すものとする。

【0056】との実施の形態では、上記処理を実行する ように、読み出しポート32を介してレジスタR3のデ 30 ためのソースプログラムをアセンブラプログラムにコン パイルするときに、コンパイラは、表5に示すように、 上記処理中の変数 a ~ f に多ポートレジスタファイル 1 4の論理レジスタR1~R6を割り当てる。また、リネ ーミング機構41は、割り当てられた論理レジスタR1 ~R6に対して、表5に示すように物理レジスタr1~ r6を割り当てる。

【表5】

変数	割り当てられた 論理レジスタ	割り当てられた 物理レジスタ
a	R 1	r 1
ь	R 2	г 4
c	R 4	гб
d	R 3	r 3
е	R 6	r 2
f	R 5	r 6

【0057】また、上記コンパイラによってコンパイル る。図示するように、この情報処理装置は、命令キャッ 50 されたアセンブラプログラムは、表6に示すようにな

る。また、コンパイラによって、各命令ステップを処理 するための機能ユニットは、論理レジスタR1~R6の 割当に従って、表6に示すように振り分けられる。これ らは、命令キャッシュ11に格納される(但し、命令ア* *ドレスは16進の下2桁のみを示し、命令は0x00番 地から格納される)。

【表6】

命 令 アドレス		命令	注 釈	機能ユニット
0 4	ADD	R4. R3, R6	$R 4 \leftarrow R 1 + R 2$ $R 6 \leftarrow R 4 + R 3$ $R 5 \leftarrow R 4 - R 3$	

【0058】しかしながら、この実施の形態において は、リネーミング機構41によって物理レジスタr1~ r 6が割り当てられ、実際に実行されるプログラム及び※

※各命令ステップでの機能ユニットの振り分けは、表7に 示すものとなる。

【表7】

命 令 アドレス		命令	注 釈	機能ユニット
0.0	ADD	r1, r4, r5	r 1←r 4+r 5	В
0 4	ADD	r 5, r 3, r 2	r 2 ← r 5 + r 3	Α
0.8	SUB	r5, r3, r6	r 6 ← r 5 – r 3	В

【0059】なお、後述するように表6に示す命令の実 行が開始されるときには、変数a、b及びdの値は、そ れぞれに割り当てられた論理レジスタR1、R2及びR 3対して割り当てられる物理レジスタ r 1、 r 4 及び r 3に格納されているものとする。

【0060】この実施の形態において、命令キャッシュ 11に格納された命令の取り出しからデコーダ13によ る命令のデコードまでの動作は、第1の実施の形態の場 合と同一である。ここで、デコーダ13によるデコード 結果では、表6に示すように、アドレス0x00からの 命令、アドレス0x04からの命令、アドレス0x08 からの命令のいずれも機能ユニットB16によって実行 されることとなるので、並列処理ができない。

【0061】そこで、リネーム機構41は、命令中で割 示すように、各論理レジスタR1~R6に対して物理レ ジスタr1~r6を割り当てる。すると、この情報処理 装置は、実質的に表7に示す命令を実行していることと

【0062】以下、この情報処理装置における上記の表 7に示す命令列の実行について、図10~図12を参照 して、説明する。

【0063】まず、アドレス0x00からの命令は、機 能ユニットB16が実行する。機能ユニットB16は、 図10に示すように、読み出しポート52を介して物理 50 タr6(論理レジスタR5)に書き込む。

レジスタ r 1 (論理レジスタR 1) のデータを読み出 す。また、読み出しポート54を介して物理レジスタr 4 (論理レジスタR2)のデータを読み出す。そして、 物理レジスタ г 1 のデータと物理レジスタ г 4 のデータ 30 とを加算し、その加算結果を書き込みポート56を介し て物理レジスタr5(論理レジスタR4)に書き込む。 【0064】次に、機能ユニットA15によるアドレス 0x04からの命令の実行と、機能ユニットB16によ るアドレス0×08からの命令の実行とが、同時に行わ れる。機能ユニットA15は、図11に示すように、読 み出しポート51を介して物理レジスタr3(論理レジ スタR3)のデータを読み出す。また、読み出しポート 53を介して物理レジスタr5(論理レジスタR4)の データを読み出す。そして、物理レジスタ r 3のデータ り当てられているレジスタを論理レジスタとし、表5に 40 と物理レジスタ r 5 のデータとを加算し、その加算結果 を書き込みポート55を介して物理レジスタr2(論理 レジスタR6)に書き込む。

> 【0065】一方、機能ユニットB16は、図12に示 すように、読み出しポート52を介して物理レジスタァ 3 (論理レジスタR3) のデータを読み出す。また、読 み出しポート54を介して物理レジスタr5(論理レジ スタR4)のデータを読み出す。そして、物理レジスタ r5のデータから物理レジスタr3のデータを減算し、 その減算結果を書き込みポート56を介して物理レジス

【0066】すなわち、アドレス0x04からの命令とアドレス0x08からの命令とは、表6に示した論理レジスタをそのまま物理レジスタとした場合には同時に実行することが不可能であるが、リネーム機構41によって論理レジスタx1 \sim x6を割り当てることによって、読み出しポート51 \sim 54或いは書き込みポート55、56の競合が発生せず、同時に実行することが可能となる。

【0067】以上説明したように、この実施の形態の情報処理装置では、コンパイル時に決定された論理レジス 10 タR1~R6の割当のままでは機能ユニットA15と機能ユニットB16との並列処理が不可能な場合でも、リネーム機構41が論理レジスタR1~R6に物理レジスタr1~r6を割り当てることによって、機能ユニットA15と機能ユニットB16との並列処理が可能となる。

【0068】[実施の形態の変形]上記の第1~第3の実施の形態では、各命令についての演算処理を機能ユニットA15と機能ユニットB16のいずれで行うべきかの振り分けは、コンパイル段階で行われ、命令と共に命 20令キャッシュ11に書き込まれていた。しかしながら、機能ユニットA15と機能ユニットB16との振り分けは、デコーダ13が、命令中の命令コード或いは指定されているレジスタに従って判断して行ってもよい。

【0070】上記の第1~第3の実施の形態では、アドレス0x04からの命令は、同時にデコードされたアドレス0x00からの命令の実行結果を利用するものであったため、逐次実行されていた。しかしながら、デコーダ13は、同時にデコードされる命令が互いの処理結果を利用しないものである場合は、読み出しボート31~34及び書き込みボート35、36に衝突が生じない範囲で、デコードした複数の命令を機能ユニットA15と40機能ユニットB16とに同時に実行させるように制御してもよい。

【0071】上記の第1~第3の実施の形態では、機能ユニットA15と機能ユニットB16との2つの機能ユニットが設けられた2並列で処理を行う情報処理装置に本発明を適用した場合について説明した。しかしながら、本発明の情報処理装置は、2つ以上の任意数の機能ユニットをもつことができる。この場合、情報処理装置内に設けられる多ポートレジスタメモリ内の各レジスタ(メエリセル)の内容は、機能ユニットの数と同数の時

み出しボートに接続され、この読み出しボートの数よりも少ない数(好ましくは、1つ)の書き込みボートに接続されたものとすることができる。

【0072】上記の第1~第3の実施の形態の情報処理 装置では、1命令が4ワードによって構成されるもので あった。これに対し、本発明は、VLIW(Very Long Instruction Word)方式の情報処理装置に適用すること もできる。この場合、機能ユニットの振り分けは、命令 中に含まれる複数のフィールドによって行われるものと なる。

[0073]

【発明の効果】以上説明したように、本発明によれば、複数の機能ユニットが多ポートレジスタファイルの各メモリセルブロックに接続されていなくても、複数の機能ユニットによる並列処理が可能となる。このため、多ポートレジスタファイルに設ける書き込みポートの数を少なく抑えることができ、しかも同一のデータを書き込むメモリセルを複数設ける必要がない。従って、多ポートレジスタファイルの面積を小さくすることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態にかかる情報処理装置の構成を示すブロック図である。

【図2】図1の情報処理装置における多ポートレジスタファイルと機能ユニットの接続を示す図である。

【図3】本発明の第1の実施の形態における動作を説明 する図である。

【図4】本発明の第1の実施の形態における動作を説明 する図である。

【図5】本発明の第1の実施の形態における動作を説明 する図である。

【図6】本発明の第2の実施の形態における動作を説明 する図である。

【図7】本発明の第2の実施の形態における動作を説明 する図である。

【図8】本発明の第2の実施の形態における動作を説明 する図である。

【図9】本発明の第3の実施の形態にかかる情報処理装置の構成を示すブロック図である。

【図10】本発明の第3の実施の形態における動作を説明する図である。

【図11】本発明の第3の実施の形態における動作を説明する図である。

【図12】本発明の第3の実施の形態における動作を説明する図である。

【図13】従来例の情報処理装置の構成を示す図であ ス

【図14】従来例の情報処理装置の構成を示す図である。

内に設けられる多ポートレジスタメモリ内の各レジスタ 【図15】従来例の整数演算用レジスタファイルと浮動 (メモリセル)の内容は、機能ユニットの数と同数の読 50 小数点演算用レジスタファイルを分けた装置の構成を示

18

す図である。

【符号の説明】

- 11 命令キャッシュ
- 12 プリフェッチバッファ
- 13 デコーダ
- 14 多ポートレジスタファイル
- 15 機能ユニットA
- 16 機能ユニットB
- 17 データキャッシュ
- 18、19 メモリセルブロック

* 21、22 命令データ線

23、24 信号線

25~27 データ線

31~34 読み出しポート

35、36 書き込みポート

41 リネーミング機構

42 多ポートレジスタファイル


43、44 メモリセルブロック

51~54 読み出しポート


*10 55、56 書き込みポート

【図1】


17




【図2】





【図3】





【図4】




















11 命令キャッシュ
12 ブリフェッチバッファ
13 デコーダ
リネーミング機構
42 43 44



【図13】



【図14】



【図15】

